GBT Technologies presentó una solicitud de patente no provisional para proteger una tecnología de software de Automatización de Diseño Electrónico (EDA), nombre de código interno Phi, cuyo software está diseñado para automatizar la generación de bloques de diseño de circuitos integrados (IC) reutilizables. El concepto produce un trazado según la descripción del CI y su objetivo es ahorrar tiempo durante el diseño de un microchip. El bloque de propiedad intelectual puede utilizarse como una caja negra que se inserta dentro de proyectos de CI existentes o futuros, como una unidad plug-and-play, con el objetivo de permitir el ahorro de tiempo al evitar todo el proceso de rediseño. La patente se presentó el 27 de septiembre de 2022 y recibió un número de solicitud: 17953378. La Propiedad Intelectual (PI), en lo que respecta a los semiconductores, es un diseño de unidad lógica o de disposición reutilizable que se desarrolla con la intención de conceder licencias a múltiples proveedores o de utilizarlo internamente como bloques de construcción en diferentes diseños de chips. El uso de IPs reutilizables es un método eficiente para diseñar rápidamente un Sistema en Chip (SoC). Un SoC es un CI que incluye componentes de subunidades. Suele constar de bloques centrales para que cada uno realice su propia tarea, como el almacenamiento interno, la unidad central de procesamiento (CPU), los puertos de entrada/salida, etc. Los SoC modernos también pueden incluir IA y otros bloques complejos para permitir capacidades avanzadas. El uso de núcleos/bloques IP prediseñados y reutilizables es cada vez más crucial para minimizar el tiempo de diseño de todo el CI. La solicitud de patente no provisional describe un sistema que tiene como objetivo generar automáticamente bloques IP de diseño de CI, leyendo las reglas de diseño de un proceso definido, las restricciones y las especificaciones del microchip. El objetivo de esta IP es reducir el diseño y los costes de los proyectos de CI, así como el espacio de silicio ocupado por los grandes sistemas. GBT tiene previsto continuar sus esfuerzos de investigación y desarrollo en este ámbito para hacer posible la eficiencia de los proyectos de diseño de microchips y, a su vez, reducir su factor de tiempo de comercialización.
"Mediante la reutilización de bloques IP, creemos que podemos acortar considerablemente el tiempo de diseño de los proyectos de microchip. En lugar de rediseñar, las unidades en el chip que se encargan de las funciones conocidas se utilizan simplemente como chips "plug-and-play", listos para usar. Por ejemplo, si se necesita una función UBS3 en un microchip, basta con utilizar un bloque ya diseñado en otro chip. Nuestra solicitud de patente no provisional pretende proteger un método y un sistema de programa informático que se utilizará para generar automáticamente subunidades de microchips de acuerdo con las especificaciones y las reglas de un proceso de fabricación seleccionado. El mejor ejemplo es un SoC o Systems on Chip. Un SoC es un sistema de circuitos integrados que incluye subsistemas en él. Cada subsistema es un bloque IP que se conecta con los demás para crear un sistema funcional completo. Muchos de estos bloques pueden reutilizarse en futuros proyectos. Un ejemplo de bloques IP son los puertos USB, HDMI, unidades de procesamiento gráfico, unidades inalámbricas y otros. Nuestra tecnología puede leer las especificaciones de cualquier circuito, las reglas de proceso y las restricciones, y generar automáticamente el bloque de diseño del CI con sólo pulsar un botón. Este bloque puede utilizarse posteriormente para muchos otros proyectos. Si se necesita otro circuito, la tecnología puede generarlo fácilmente desde cero. Creemos que la generación automática de bloques de diseño IP, que pueden ser reutilizados un número ilimitado de veces en los diseños de SOC, proporcionaría una ventaja para las empresas de diseño de CI sin fábrica, ya que creemos que nuestro software permitirá al usuario diseñar sus CI más rápidamente, con más funcionalidades y a menor coste, especialmente con proyectos avanzados de nanómetros. En última instancia, nuestro objetivo es desarrollar completamente este software para permitir la reducción del tiempo de salida al mercado de los proyectos de CI, reduciendo los esfuerzos y los costes de diseño y creando todo un mundo de posibilidades en el ámbito de la electrónica", declaró Danny Rittman, CTO de la empresa.
